
Anexo

**Información Adicional
Sobre el ASIC Diseñado**

SUMARIO DEL ANEXO.

Anexo.- <u>Información Adicional sobre el ASIC Diseñado</u>	311.
A.1.- ‘Pinout’ del ASIC Diseñado	315.
A.2.- Algunos ‘Layouts’ y Microfotografías del ‘ASIC’ Diseñado	316.

A.1.- 'PINOUT' DEL 'ASIC' DISEÑADO.

A continuación se expone en forma resumida, el *pinout* del circuito integrado diseñado, indicando el tipo de PAD que se escogió a la hora de realizar su encapsulado.

- Pin 1 (analog PAD):** V_{in_SLAVE-} (Tensión de entrada negativa del filtro *slave*).
Pin 2 (analog PAD): V_{in_SLAVE+} (Tensión de entrada positiva del filtro *slave*).
Pin 3 (analog PAD): Conexión de capacidad de filtrado para el lazo de frecuencia.
Pin 4 (analog PAD): Conexión de capacidad de filtrado para el lazo de frecuencia.
Pin 5 (analog PAD): V_{REF} (Tensión de referencia de los A.O., fijada a 3,5 V).
Pin 6 (analog PAD): *n.c.*
Pin 7 (power supply PAD): *GND*.
Pin 8 (analog PAD): *n.c.*
Pin 9 (analog PAD): I_{B-} (Corriente negativa de polarización de los comparadores).
Pin 10 (analog PAD): I_{B+} (Corriente positiva de polarización de los comparadores).
Pin 11 (analog PAD): V_{REF-} (Tensión de referencia del comparador).
Pin 12 (analog PAD): *n.c.*
Pin 13 (power supply PAD): V_{DD} (Tensión de alimentación positiva).
Pin 14 (analog PAD): *n.c.*
Pin 15 (analog PAD): *n.c.*
Pin 16 (analog PAD): Terminal para introducir una señal externa de control de f .
Pin 17 (analog PAD): Conexión de capacidad de filtrado para el lazo de frecuencia.
Pin 18 (analog PAD): Conexión de capacidad de filtrado para el lazo de frecuencia.
Pin 19 (analog PAD): Conexión/Desconexión del lazo de frecuencia.
Pin 20 (analog PAD): V_{CF} (Tensión de control de frecuencia).
Pin 21 (analog PAD): $V_{out_MASTER-}$ (Tensión de salida negativa del filtro *master*).
Pin 22 (analog PAD): $V_{out_MASTER+}$ (Tensión de salida positiva del filtro *master*).
Pin 23 (analog PAD): V_{out_SLAVE-} (Tensión de salida negativa del filtro *slave*).
Pin 24 (analog PAD): V_{out_SLAVE+} (Tensión de salida positiva del filtro *slave*).
Pin 25 (analog PAD): Tensión de polarización de los desplazadores de nivel.
Pin 26 (analog PAD): Terminal para introducir una señal externa de control de Q .
Pin 27 (analog PAD): V_{CQ} (Tensión de control de Q).
Pin 28 (analog PAD): Conexión/Desconexión del lazo de Q .
Pin 29 (analog PAD): Conexión de capacidad de filtrado para el lazo de Q .
Pin 30 (analog PAD): Conexión de capacidad de filtrado para el lazo de Q .
Pin 31 (analog PAD): I_{BAO+} (Corriente positiva de polarización de los AO).
Pin 32 (analog PAD): Conexión de capacidad de filtrado para el lazo de Q .
Pin 33 (analog PAD): Conexión de capacidad de filtrado para el lazo de Q .
Pin 34 (analog PAD): Señal de consigna de Q .
Pin 35 (analog PAD): Señal intermedia del lazo de Q (terminal positivo).
Pin 36 (analog PAD): Señal intermedia del lazo de Q (terminal negativo).
Pin 37 (analog PAD): $V_{in_MASTER+}$ (Tensión de entrada positiva del filtro *master*).
Pin 38 (analog PAD): $V_{in_MASTER-}$ (Tensión de entrada negativa del filtro *master*).
Pin 39 (analog PAD): Terminal para ajuste de la ganancia de la etapa de Q .
Pin 40 (analog PAD): I_{BAO-} (Corriente negativa de polarización de los AO).

A.2.- ALGUNOS 'LAYOUTS' Y MICROFOTOGRAFÍAS DEL 'ASIC' DISEÑADO.




Fig. A.1.- (a) Layout con el leadframe del ASIC realizado.




Fig. A.1.- (b) Microfotografía detalle con el leadframe del ASIC realizado.




Fig. A.2.- Microfotografía detalle de un MRC utilizados en los lazos de control, donde se aprecian los cuatro transistores utilizados en el mismo.




Fig. A.3.- Microfotografía detalle donde se aprecian los comparadores utilizados en el lazo de sintonía de Q y el multiplicador analógico que realiza la detección de amplitudes.

