Sensors i estratègies de test de circuits digitals CMOS per vigilància del consum

Abstract

El objetivo de la tesis es realizar aportaciones en el campo de las estrategias de test basadas en la vigilancia del consumo quiescente de los circuitos integrados CMOS y de los sensores utilizados para dicho fin (test de corriente o test iddq). Para ello se analiza en primer lugar el estado del arte en el diseño de sensores para el test IDDQ y se extraen criterios para la evaluacion de la calidad de dichos sensores. En la tesis se propone un nuevo tipo de sensor integrado (proportional built-in current sensor) que utiliza como elemento transductor un transistor bipolar compatible con la tecnologia CMOS. Se caracteriza tambien su comportamiento estetico y dinamico y se realizan pruebas con circuitos experimentales para validar los analisis realizados.<br/><br/>En la tesis se proponen dos metodos originales para el test IDDQ mediante sensores externos al circuito que se este verificando (cut): el primero se basa en la desconexion de la alimentacion del cut y en la observacion del comportamiento de sus salidas. El segundo metodo se basa en el analisis de la evolucion de la tension en el nodo de alimentacion de un CUT cuando se le aplica un conjunto de vectores de test estando el circuito alimentado por un condensador. Ambos metodos propuestos requieren un interruptor para la alimentacion del CUT con unas caracteristicas especiales. Por ello, se ha diseñado un nuevo tipo de interruptor que cumple con las especificaciones de baja resistencia en estado de conduccion y baja inyeccion de carga en el paso del estado de no conduccion al de conduccion. Finalmente, los metodos propuestos se han validado experimentalmente al ser implementados en una maquina de test convencional verificandose su efectividad en la deteccion de los defectos de multiples circuitos integrados.