Diseño e implementación de un conversor analógico digital escalable y parametrizable en una FPGA

Author

Espitia Castillo, Juan David

Director

Cantó Navarro, Enrique Fernando

Vidal Idiarte, Enric

Date of defense

2022-05-31

Pages

166 p.



Department/Institute

Universitat Rovira i Virgili. Departament d'Enginyeria Electrònica, Elèctrica i Automàtica

Abstract

La flexibilitat brindada per les FPGAs permet la implementació d'un o més convertidors anàlegs digitals (ADC), cadascun configurat amb una resolució i freqüència de mostreig específics, delimitat per l’aplicació. Aquesta tesi doctoral presenta dos dissenys per a la implementació d'un ADC d’ N-bit escalable i parametritzable a FPGA. EL primer està basat en el circuit one shot ADC i el segon ho està en SAR (Successive Approximation Register). El primer disseny és un ADC d’ N-bit basat en el circuit one Shot, que permet la implementació de l´ADC a partir d´un circuit RC i portes lògiques. Es presenta una metodologia sistemàtica pel disseny de l'ADC d’ N-bit a partir de la resolució, freqüència de mostreig desitjada i rang de la tensió d’entrada. La lògica del one shot és sintetitzable i parametritzable, amb pocs recursos de la FPGA utilitzats i que pot ser extrapolable a d'altres famílies de FPGA. El segon disseny és un ADC de N-bit basat en SAR a partir de diferents mòduls d’ implementació, com el modulador d'amplada de pols (PWM), filtre analògic de Baix pas (LPF) i un comparador analògic. Es presenta una metodologia sistemàtica que permet escollir els paràmetres de l’LPF per un ADC amb característiques específiques (resolució i freqüència de mostreig).


La flexibilidad brindada por las FPGAs permite la implementación de uno o varios conversores análogos digitales (ADC), cada uno configurado con una resolución y frecuencia de muestreo específicos, delimitado por la aplicación. Esta tesis doctoral presenta dos diseños para la implementación de un ADC de N-bit escalable y parametrizable en FPGA. EL primero es basado en el circuito one shot ADC y el segundo basado en SAR (Successive Approximation Register) El primer diseño es un ADC de N-bit basado en el circuito one Shot, que permite la implementación del ADC a partir de un circuito RC y puertas lógicas. Se presenta una metodología sistemática para el diseño del ADC de N-bit a partir de la resolución, frecuencia de muestreo deseada y rango de la tensión de entrada. La lógica del one shot es sintetizable y parametrizable, con pocos recursos de la FPGA utilizados y que puede ser extrapolable a otras familias de FPGA. El segundo diseño es un ADC de N-bit basado en SAR a partir de diferentes módulos de implementación, como el modulador de ancho de pulso (PWM), filtro analógico paso bajo (LPF) y un comparador analógico.


The flexibility provided by FPGAs permits the implementation of several Analog-to-Digital Converters (ADC), each one configured with the bit resolution and the sampling frequency required by the target application. The doctoral thesis presents two designs for the implementation of scalable and parametrizable N-bit ADC on FPGAs (Field Programmable Gate Arrays). The first design based on one shot circuit and the second design is based on a SAR (Successive Approximation Register). The first design is N-bit ADC based on the one-shot circuit. Combining a RC circuit and logic gates the ADC is implemented. A methodology for the implementation of a parametrizable one shot-based ADC is presented. Based on the sampling frequency, input voltage range and resolution the parameters for the implementation are found. The oneshot logic is synthesizable and parametrizable, using a low number of resources, to be portable to low-cost FPGA families.

Keywords

Convertidor analògic digital; FPGA; filtre pas baix; Conversor analógico digital; Filtro paso bajo; Digital to analog converter; Low pass filter

Subjects

62 - Enginyeria. Tecnologia; 621.3 - Enginyeria elèctrica. Electrotècnia. Telecomunicacions; 629 - Enginyeria dels vehicles de transport

Knowledge Area

Enginyeria i arquitectura

Documents

TESI Juan David Espitia Castillo.pdf

16.50Mb

 

Rights

ADVERTIMENT. Tots els drets reservats. L'accés als continguts d'aquesta tesi doctoral i la seva utilització ha de respectar els drets de la persona autora. Pot ser utilitzada per a consulta o estudi personal, així com en activitats o materials d'investigació i docència en els termes establerts a l'art. 32 del Text Refós de la Llei de Propietat Intel·lectual (RDL 1/1996). Per altres utilitzacions es requereix l'autorització prèvia i expressa de la persona autora. En qualsevol cas, en la utilització dels seus continguts caldrà indicar de forma clara el nom i cognoms de la persona autora i el títol de la tesi doctoral. No s'autoritza la seva reproducció o altres formes d'explotació efectuades amb finalitats de lucre ni la seva comunicació pública des d'un lloc aliè al servei TDX. Tampoc s'autoritza la presentació del seu contingut en una finestra o marc aliè a TDX (framing). Aquesta reserva de drets afecta tant als continguts de la tesi com als seus resums i índexs.

This item appears in the following Collection(s)