VLSI architecture for motion estimation in underwater imaging

Abstract

El treball desenvolupat en aquesta tesi aprofundeix i aporta solucions innovadores en el camp orientat a tractar el problema de la correspondència en imatges subaquàtiques. En aquests entorns, el que realment complica les tasques de processat és la falta de contorns ben definits per culpa d'imatges esborronades; un fet aquest que es deu fonamentalment a il·luminació deficient o a la manca d'uniformitat dels sistemes d'il·luminació artificials. <br/>Els objectius aconseguits en aquesta tesi es poden remarcar en dues grans direccions. Per millorar l'algorisme d'estimació de moviment es va proposar un nou mètode que introdueix paràmetres de textura per rebutjar falses correspondències entre parells d'imatges. Un seguit d'assaigs efectuats en imatges submarines reals han estat portats a terme per seleccionar les estratègies més adients. Amb la finalitat d'aconseguir resultats en temps real, es proposa una innovadora arquitectura VLSI per la implementació d'algunes parts de l'algorisme d'estimació de moviment amb alt cost computacional.

Underwater robotics was the motivation of this work, even though computer vision and parallel VLSI architectures played the most important role. Due to their low cost, high-rate and high-resolution, vision based systems represent a good option to provide information about a vehicle position. The apparent motion of a camera mounted on an underwater vehicle can be estimated by correlating two successive frames of an image sequence. Lack of well-defined contours, as well as non-uniform illumination makes underwater scenes much more difficult to be processed than normal images. <br/>Therefore, methods frequently used in standard image processing must be modified and adapted to these particular conditions. A method based on texture characterisation of points to reject outliers from the image correspondence problem is proposed. On the other hand, a parallel implementation was used to speed-up parts of the motion estimation algorithm which have a computationally high load. A new VLSI architecture is proposed with the aim of achieving frame-rate performance.