Avalanche Ruggedness of Local Charge Balance Power Super Junction Transistors

Abstract

L’objectiu principal de la Tesi Doctoral és augmentar la fiabilitat dels transistors MOS de potència d’alta capacitat en tensió (600 V) basats en el concepte Super-Unió quan aquests components es sotmeten a les condicions més extremes en convertidors DC/DC i circuits reguladors del factor de potència, on el seu díode intrínsec ha d’absorbir una gran quantitat d’energia en molt poc temps. La Tesi s’ha realitzat en el marc d’una col·laboració entre l’Institut de Microelectrònica de Barcelona (IMB-CNMCSIC) i ON Semiconductor (Oudenaarde, Bèlgica). El procés tecnològic dels nous transistors MOS de potència tipus Super-Unió dissenyats a ON Semiconductor (anomenats UltiMOS) ha estat optimitzat per tal d’incrementar-ne la seva robustesa, independentment del balanç de càrrega que existeixi al dispositiu. Els transistors són per aplicacions de 400 V de línia que requereixen una capacitat en tensió superior a 600 V i una resistència en conducció mínima per operar a alta freqüència. La tesis comença amb una introducció de l’estat de l’art dels transistors MOS dispositius Super-Unió, incloent-hi la tecnologia emprada pels competidors. A continuació es descriuen els paràmetres elèctrics i tecnològics de l’estructura i la seva repercussió en el comportament elèctric. El gruix de la recerca es centra en l’estudi de la física involucrada en els mecanismes de fallida a partir de simulacions TCAD i amb mesures experimentals d’on es conclou que és necessari aportar una solució tecnològica per tal d’augmentar la capacitat energètica dels transistors UltiMOS per obtenir una finestra prou àmplia del balanç de càrrega que en garanteixi la seva industrialització. Per dur a terme l’estudi de fiabilitat s’han fabricat a la Sala Blanca de ON Semiconductor diferents dispositius derivats del transistor UltiMOS (Transistors MOS convencionals amb porta en trinxera, Díodes Super-Unió i Transistors Bipolars Super-Unió). Tots els resultats derivats de mesures amb tècniques complementàries (Unclamped Inductive Switching, Emission Microscopy, Thermal Infrared Thermography, Transmission Line Pulse, Transient Interferometric Mapping, etc.), apunten en el mateix sentit: el corrent es focalitza en certes àrees del dispositiu, afavorint l’activació del transistor bipolar paràsit inherent a la pròpia estructura UltiMOS. S’han proposat dues solucions per augmentar la robustesa que, un cop demostrada la seva eficàcia, s’han incorporat al procés tecnològic definitiu que durà a la producció massiva dels components.

The main objective of the thesis is the reliability increase of high voltage (600 V) power MOSFETS based in the Super Junction concept when they are submitted to the most extreme conditions in DC/DC converters and Factor Power Correction circuits and the intrinsic body diode has to handle a big amount of energy in a very short period of time. The research has been carried out in the framework of a collaboration between Institut de Microelectrònica de Barcelona (IMB-CNM-CSIC) and ON Semiconductor (Oudenaarde, Bèlgica). The process technology of the new Super Junction power MOSFET transistors designed in ON Semiconductor (named UltiMOS) has been optimized with the aim of robustness enhancement, which has to be totally independent of the charge balance in the device. The transistors are destined to 400 V line applications that require a voltage capability above 600 V and a minimal on-state resistance to operate at high frequency. The thesis starts with an introduction to the state of the art of Super Junction transistors, including a description of the different process technologies used in the commercial counterparts. Afterwards, the most relevant electrical and technological parameters are introduced and linked to the electrical characterization of the UltiMOS transistor. The research is centered in the study of the physics involved in the failure mechanisms combining TCAD simulations and experimental measurements, from where it is concluded that a technological solution to increase the energy capability of UltiMOS transistors is needed, with a wide CB manufacturability window. Different devices derived from the UltiMOS structure (conventional UMOS transistor, SJ Diodes and SJ Bipolar transistors) were fabricated in the ON Semiconductor’s Clean Room and tested under the same avalanche conditions as UltiMOS transistors. All the results derived from complementary techniques (Unclamped Inductive Switching, Emission Microscopy, Thermal Infrared Thermography, Transmission Line Pulse, Transient Interferometric Mapping, etc.) lead to the same conclusion: the current is focalized at a certain region of the UltiMOS transistor, enhancing the activation of the parasitic bipolar transistor. Two approaches are proposed to increase the energy capability of UltiMOS transistors and, once its efficiency has been demonstrated, they have been included on the process technology of the device designed to go into production.